

(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum

Internationales Büro

(43) Internationales Veröffentlichungsdatum  
13. Dezember 2012 (13.12.2012)



(10) Internationale Veröffentlichungsnummer  
**WO 2012/168231 A1**

- (51) Internationale Patentklassifikation:  
**G06F 11/36** (2006.01)
- (21) Internationales Aktenzeichen: PCT/EP2012/060585
- (22) Internationales Anmeldedatum:  
5. Juni 2012 (05.06.2012)
- (25) Einreichungssprache: Deutsch
- (26) Veröffentlichungssprache: Deutsch
- (30) Angaben zur Priorität:  
10 2011 077 177.8 8. Juni 2011 (08.06.2011) DE
- (71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): **UNIVERSITÄT BREMEN** [DE/DE]; Bibliothekstraße 1, 28359 Bremen (DE).
- (72) Erfinder; und
- (75) Erfinder/Anmelder (nur für US): **FEY, Görschwin** [DE/DE]; Schwarzburger Straße 29, 28215 Bremen (DE). **SÜLFLOW, André** [DE/DE]; Kornstrasse 96, 28201 Bremen (DE). **DRECHSLER, Rolf** [DE/DE]; Christian-Holsten-Weg 4, 28359 Bremen (DE).
- (74) Anwalt: **FINK NUMRICH PATENTANWÄLTE**; Wendl-Dietrich-Str. 14, 80634 München (DE).
- (81) Bestimmungsstaaten (soweit nicht anders angegeben, für jede verfügbare nationale Schutzrechtsart): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) Bestimmungsstaaten (soweit nicht anders angegeben, für jede verfügbare regionale Schutzrechtsart): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), eurasisches (AM, AZ, BY, KG, KZ, RU, TJ, TM), europäisches (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE,

[Fortsetzung auf der nächsten Seite]

(54) Title: METHOD FOR COMPUTER-ASSISTED ANALYSIS OF FAULTY SOURCE CODE IN A HARDWARE DESCRIPTION LANGUAGE

(54) Bezeichnung : VERFAHREN ZUR RECHNERGESTÜTZTEN ANALYSE VON FEHLERHAFTEM QUELLCODE IN EINER HARDWARE-BESCHREIBUNGSSPRACHE




Fig. 1

(57) Abstract: The invention relates to a method for computer-assisted analysis of faulty source code in a hardware description language, the structure and operation of an integrated circuit being described with the hardware description language, and the faulty source code leading to faulty integrated circuit output. According to the invention, a correction model (CM) is specified that comprises a hierarchical structure of nodes in the form of transformation rules arranged in a plurality of hierarchy levels (H1, H2, H3, H4), wherein one transformation rule (NDET, NRPL, ..., EXCONCP) describes a group of transformations that are to be applied to at least one type of source code section and thereby modify the source code section, and wherein one transformation rule (NDET, NRPL, ..., EXCONCP), which is a child node (NDET, NRPL, ..., EXCONCP) of another transformation rule (NDET, NRPL, ..., EXCONCP), represents a subset of the group of transformations of the other transformation rule (NDET, NRPL, EXCONCP). In the method of the invention, the transformation rules (NDET, NRPL, ..., EXCONCP) from the hierarchical structure are applied to the faulty source code and those transformation rules (NDET, NRPL, ..., EXCONCP) that modify the source code in such a manner that the modified source code leads to correct integrated circuit output are identified, at least some of the identified transformation rules (NDET, NRPL, ..., EXCONCP), together with the associated source code section or sections to which the transformation rules (NDET, NRPL, ..., EXCONCP) were applied, being output as corrections.

(57) Zusammenfassung:

[Fortsetzung auf der nächsten Seite]

WO 2012/168231 A1



SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

**Veröffentlicht:**  
— mit internationalem Recherchenbericht (Artikel 21 Absatz 3)

---

Die Erfindung betrifft ein Verfahren zur rechnergestützten Analyse von fehlerhaftem Quellcode in einer Hardware-Beschreibungssprache, wobei mit der Hardware-Beschreibungssprache der Aufbau und die Operation einer integrierten Schaltung beschrieben wird und der fehlerhafte Quellcode zu einer fehlerhaften Ausgabe der integrierten Schaltung führt. Erfindungsgemäß wird ein Korrekturmodell (CM) vorgegeben, welches eine hierarchische Struktur von in mehreren Hierarchieebenen (H1, H2, H3, H4) angeordneten Knoten in der Form von Transformationsvorschriften umfasst, wobei eine Transformationsvorschrift (NDET, NRPL,..., EXCONCP) eine Gruppe von Transformationen beschreibt, welche auf zumindest einen Typ eines Quellcodeabschnitts anzuwenden sind und hierdurch den Quellcodeabschnitt verändern und wobei eine Transformationsvorschrift (NDET, NRPL,..., EXCONCP), welche ein Kindknoten (NDET, NRPL,..., EXCONCP) einer anderen Transformationsvorschrift (NDET, NRPL,..., EXCONCP) ist, eine Teilmenge der Gruppe von Transformationen der anderen Transformationsvorschrift (NDET, NRPL, EXCONCP) darstellt. Im Verfahren der Erfindung werden die Transformationsvorschriften (NDET, NRPL,..., EXCONCP) aus der hierarchischen Struktur auf den fehlerhaften Quellcode angewendet und diejenigen Transformationsvorschriften (NDET, NRPL,..., EXCONCP) ermittelt, welche den Quellcode derart verändern, dass der veränderte Quellcode zu einer korrekten Ausgabe der integrierten Schaltung führt, wobei als Korrekturen zumindest ein Teil der ermittelten Transformationsvorschriften (NDET, NRPL,..., EXCONCP) zusammen mit dem oder den zugehörigen Quellcodeabschnitten ausgegeben werden, auf welche die Transformationsvorschriften (NDET, NRPL,..., EXCONCP) angewendet wurden.

---

**Verfahren zur rechnergestützten Analyse von fehlerhaftem Quellcode in einer  
Hardware-Beschreibungssprache**

---

10

15 Beschreibung

Die Erfindung betrifft ein Verfahren zur rechnergestützten Analyse von fehlerhaftem Quellcode in einer Hardware-Beschreibungssprache sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes Computerprogramm.

20

Die Erfindung liegt auf dem technischen Gebiet der Simulation von integrierten Schaltungen mit Hilfe von Hardware-Beschreibungssprachen. Hardware-Beschreibungssprachen sind hinlänglich aus dem Stand der Technik bekannt. Mit diesen Sprachen wird basierend auf einer entsprechenden Syntax ein Quellcode generiert, der das Design der Schaltung und damit durchgeführte Operationen spezifiziert. Mit einem solchen Quellcode kann dann über entsprechende Eingabesequenzen das Verhalten der integrierten Schaltung simuliert werden. Dabei werden im Rahmen der Simulation entsprechende Ausgaben durch die Schaltung generiert. Weichen die generierten Ausgaben von erwarteten Ausgaben ab, die mit dem Schaltungsentwurf erzeugt werden sollen, liegt ein Fehler im Quellcode vor. Das manuelle Auffinden solcher Fehler durch den Designer der integrierten Schaltung (auch als Debugging

30

bezeichnet) ist in der Regel sehr zeitaufwändig und es besteht ein Bedürfnis, den Designer bei der Ermittlung von Fehlern im Quellcode mit einem automatisierten Verfahren zu unterstützen.

- 5 In der Druckschrift US 5 862 361 A wird ein Verfahren beschrieben, bei dem aus einer funktionalen Beschreibung eines Hardware-Bausteins ein Quellcode in den Hardware-Beschreibungssprachen VHDL oder Verilog generiert wird. Dieser Quellcode kann dann effizient simuliert werden.
- 10 Das Dokument DE 102 43 598 A1 offenbart ein Verfahren zur funktionalen Verifikation integrierter Schaltungen, mit denen Fehler im Schaltungsentwurf nachgewiesen werden können.

Das Dokument US 2009/0125766 A1 offenbart Diagnosemethoden für Hardware-  
15 Debugging. Dabei wird die Berechnung möglicher Fehlerstellen basierend auf Boolescher Erfüllbarkeit beschrieben. Ferner werden Erweiterungen basierend auf quantifizierten Booleschen Formeln, hierarchischem Wissen, Abstraktion und unerfüllbaren Kernen angegeben.

- 20 Aufgabe der Erfindung ist es, ein Verfahren zur rechnergestützten Analyse von fehlerhaftem Quellcode in einer Hardware-Beschreibungssprache zu schaffen, mit dem das Auffinden der Fehler im Quellcode erleichtert wird.

Diese Aufgabe wird durch das Verfahren gemäß Patentanspruch 1 gelöst. Weiterbil-  
25 dungen der Erfindung sind in den abhängigen Ansprüchen definiert.

Das erfindungsgemäße Verfahren dient zur rechnergestützten Analyse von fehlerhaftem Quellcode in einer Hardware-Beschreibungssprache, wobei mit der Hardware-Beschreibungssprache der Aufbau und die Operation einer integrierten Schaltung  
30 beschrieben wird und wobei der fehlerhafte Quellcode zu einer fehlerhaften Ausgabe der integrierten Schaltung führt. D.h., eine mit dem Quellcode durchgeführte Simula-

tion der integrierten Schaltung führt zu einer Ausgabe, welche von einem erwarteten Sollwert abweicht.

Im Rahmen des Verfahrens wird ein Korrekturmodell vorgegeben, welches eine hierarchische Struktur von in mehreren Hierarchieebenen angeordneten Knoten in der Form von Transformationsvorschriften umfasst, wobei eine Transformationsvorschrift eine Gruppe von Transformationen beschreibt, welche auf zumindest einen Typ eines Quellcodeabschnitts anzuwenden sind und hierdurch den Quellcodeabschnitt verändern und wobei eine Transformationsvorschrift, welche ein Kindknoten einer anderen Transformationsvorschrift ist, eine Teilmenge der Gruppe von Transformationen der anderen Transformationsvorschrift darstellt. In einer bevorzugten Variante wird die hierarchische Struktur durch einen oder mehrere Hierarchiebäume realisiert. Vorzugsweise wird die Menge von Transformationen für die jeweilige Transformationsvorschrift durch die für die Transformationsvorschrift realisierbaren Funktionen festgelegt.

Das Korrekturmodell stellt somit ein verfeinerndes Modell einer Vielzahl von Transformationsvorschriften dar, mit denen immer feiner eine Menge an Transformationen spezifiziert wird, wobei die Verfeinerung über eine Eltern-Kind-Beziehung (d.h. durch eine entsprechende Kante) in der hierarchischen Struktur repräsentiert wird. Der obige Begriff des Quellcodeabschnittes ist dabei weit zu verstehen und kann beliebige Einheiten im Quellcode, bspw. abgeschlossene Schleifen bzw. auch syntaktische Aussagen, wie z.B. einzelne Programmzeilen, oder beliebige andere Einheiten umfassen.

Im Rahmen des erfindungsgemäßen Verfahrens werden die Transformationsvorschriften (d.h. die Transformationen aus der entsprechenden Gruppe von Transformationen) aus der hierarchischen Struktur auf den fehlerhaften Quellcode angewendet und diejenigen Transformationsvorschriften ermittelt, welche den Quellcode derart verändern, dass der veränderte Quellcode zu einer korrekten Ausgabe der integrierten Schaltung führt. Eine Transformationsvorschrift führt dabei dann zu einer

korrekten Ausgabe, wenn es in der durch die Transformationsvorschrift spezifizierten Gruppe von Transformationen eine Transformation gibt, die zu einer korrekten Ausgabe führt. Dabei werden als (mögliche) Korrekturen zumindest ein Teil der ermittelten Transformationsvorschriften zusammen mit dem oder den zugehörigen Quellcodeabschnitten ausgegeben, auf welche die ermittelten Transformationsvorschriften angewendet wurden. Vorzugsweise werden auch explizit die Transformationen mit deren Parametern angegeben, welche zu der korrekten Ausgabe geführt haben. In einer bevorzugten Variante werden als Korrekturen für jeden Quellcodeabschnitt, auf den die Transformationsvorschriften angewendet werden, diejenigen ermittelten Transformationsvorschriften angegeben, an welche sich keine ermittelten Transformationsvorschriften als Kindknoten anschließen.

Das erfindungsgemäße Verfahren zeichnet sich dadurch aus, dass mögliche Fehlerquellen im Quellcode einer mit einer Hardware-Beschreibungssprache simulierten integrierten Schaltung über ein sich verfeinerndes Korrekturmodell genau beschrieben werden. Die durch das Verfahren ermittelten Korrekturen geben dem Entwerfer der integrierten Schaltung wertvolle Hinweise, an welcher Stelle im Quellcode sich ein entsprechender Fehler befinden könnte und mit welcher Änderung im Quellcode dieser Fehler möglicherweise korrigiert werden kann.

In einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens werden die Korrekturen mit zugeordneten Prioritäten ausgegeben, wobei die Korrekturen für solche ermittelten Transformationsvorschriften eine höhere Priorität haben, an welche sich keine ermittelten Transformationsvorschriften als Kindknoten anschließen. Auf diese Weise wird dem Entwerfer der integrierten Schaltung vermittelt, welche Transformationsvorschriften besonders relevant bzw. prägnant sind, d.h. welche Transformationsvorschriften sich auf eine besonders kleine Teilmenge an Transformationen beziehen.

In einer besonders bevorzugten Ausführungsform der Erfindung läuft die Ermittlung der Transformationsvorschriften, welche zu einer korrekten Ausgabe der integrierten

Schaltung führen, derart ab, dass die Transformationsvorschriften aufeinander folgend von den höheren zu den tieferen Hierarchieebenen auf den fehlerhaften Quellcode angewendet werden, wobei nach dem Anwenden der Transformationsvorschrift verifiziert wird, ob der hierdurch veränderte Quellcode zu einer korrekten Ausgabe  
5 der integrierten Schaltung führt, wobei nur bei einer korrekten Ausgabe Transformationsvorschriften, welche Kindknoten der angewendeten Transformationsvorschrift bilden, auf den fehlerhaften Quellcode angewendet werden. Dabei kann das Verfahren in der obersten Hierarchieebene beginnen, jedoch kann das Verfahren auch in tieferen Hierarchieebenen starten. Man macht sich in dieser Ausführungsform die Erkenntnis zunutze, dass im Falle, dass eine Transformationsvorschrift nicht zu einer  
10 korrekten Ausgabe führt, auch alle Transformationsvorschriften, welche Kindknoten dieser Transformationsvorschrift bilden, nicht zu einer korrekten Ausgabe führen können, denn es handelt sich bei den Kindknoten um eine Teilmenge der Transformationen gemäß der Transformationsvorschrift des Elternknotens.

15

Die Transformationsvorschriften können basierend auf verschiedenen Kriterien definiert werden. In einer bevorzugten Ausführungsform wird zwischen deterministischen und nicht-deterministischen Transformationsvorschriften unterschieden. Eine deterministische Transformationsvorschrift ist dabei in geeigneter Weise durch eine  
20 deterministische Funktion gegeben, welche von einem oder mehreren Parametern der integrierten Schaltung und insbesondere vom Inhalt des Quellcodeabschnitts abhängt, auf den die deterministische Transformationsvorschrift angewendet wird. Demgegenüber bezeichnet eine nicht-deterministische Transformationsvorschrift eine Vorschrift, welche unabhängig von einer deterministischen Funktion ist und  
25 somit Transformationen mit beliebigen, im Rahmen der Transformationsvorschrift verwendbaren Parametern umfasst. Aus dieser Definition der deterministischen und nicht-deterministischen Transformationsvorschriften ergibt sich, dass eine deterministische Transformationsvorschrift der Kindknoten einer nicht-deterministischen Transformationsvorschrift sein kann, da eine deterministische Transformationsvorschrift als eine spezielle Variante einer nicht-deterministischen Transformationsvorschrift  
30 angesehen werden kann. Der umgekehrte Fall, dass eine nicht-

deterministische Transformationsvorschrift der Kindknoten einer deterministischen Transformationsvorschrift ist, ist nicht möglich.

In einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens umfasst die  
5 hierarchische Struktur lokale Transformationsvorschriften, deren jeweilige Transformationen immer nur auf einen einzelnen Quellcodeabschnitt angewendet werden, wobei jede Transformation in der Transformationsvorschrift jedoch auf verschiedene Quellcodeabschnitte vom gleichen Typ angewendet werden kann. Gegebenenfalls kann die hierarchische Struktur auch globale Transformationsvorschriften umfassen,  
10 deren Transformationen auf mehrere Quellcodeabschnitte gleichzeitig angewendet werden und z.B. Datenstrukturen verändern. Die nachfolgend erläuterten Transformationsvorschriften stellen vorzugsweise lokale Transformationsvorschriften dar.

Im Rahmen einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens  
15 umfasst die hierarchische Struktur in der obersten Hierarchieebene eine nicht-deterministische Transformationsvorschrift, welche einen Quellcodeabschnitt durch einen neuen Quellcodeabschnitt ersetzt. Vorzugsweise umfasst diese nicht-deterministische Transformationsvorschrift zumindest eine der folgenden nicht-deterministischen Transformationsvorschriften als Kindknoten:

- 20 - eine nicht-deterministische Einzel-Ersetzungs-Transformationsvorschrift, welche einen zugewiesenen Wert einer einzelnen Zuweisung im Quellcode durch einen neuen Wert ersetzt;
- eine nicht-deterministische Mehrfach-Ersetzungs-Transformationsvorschrift, welche alle syntaktischen Aussagen und insbesondere alle Zuweisungen in einem  
25 Quellcodeabschnitt durch neue Zuweisungen ersetzt;
- eine nicht-deterministische Ergänzungs-Transformationsvorschrift, welche eine oder mehrere syntaktischen Aussagen einem Quellcodeabschnitt hinzufügt.

Unter einer Zuweisung ist hier und im Folgenden ein Ausdruck mit einem Gleich-  
30 heits-Zeichen zu verstehen, wobei der zugewiesene Wert der Zuweisung die rechte Seite das Gleichheitszeichens darstellt. Der Begriff der syntaktischen Aussage ist



hier und im Folgenden weit zu verstehen und kann jede Art von abgeschlossenem Inhalt im Quellcode umfassen. Vorzugsweise betrifft die syntaktische Aussage einen abgeschlossenen Ausdruck, wie z.B. ein Grundblock, eine Zuweisung bzw. eine Bedingung.

5

In einer weiteren, bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens umfasst die oben definierte nicht-deterministische Einzel-Ersetzungs-Transformationsvorschrift zumindest eine der folgenden Transformationsvorschriften als Kindknoten:

- 10 - eine deterministische Einzel-Ersetzungs-Transformationsvorschrift, welche einen zugewiesenen Wert einer einzelnen Zuweisung (ohne Bedingung) durch einen neuen Wert ersetzt;
- eine deterministische bedingte Einzel-Ersetzungs-Transformationsvorschrift, welche einen zugewiesenen Wert einer einzelnen Zuweisung durch einen neuen Wert
- 15 unter Berücksichtigung einer Bedingung ersetzt, welche von einem nicht-deterministisch bestimmten Wert abhängt.

Unter dem Begriff „unter Berücksichtigung einer Bedingung“ ist hier und im Folgenden zu verstehen, dass die Transformationsvorschrift nur angewendet wird, wenn

20 die Bedingung erfüllt ist. Unter einem „nicht-deterministisch bestimmten Wert“ ist hier und im Folgenden analog zur nicht-deterministischen Transformationsvorschrift ein Wert zu verstehen, der unabhängig von einer deterministischen Funktion festgelegt ist.

25 In einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens umfasst die deterministische Einzel-Ersetzungs-Transformationsvorschrift als Kindknoten die folgende Transformationsvorschrift:

- eine deterministische Einzel-Operator-Ersetzungs-Transformationsvorschrift, welche einen Operator im zugewiesenen Wert einer einzelnen Zuweisung durch
- 30 einen neuen Operator ersetzt.

In einer weiteren Variante der Erfindung umfasst die deterministische bedingte Einzel-Ersetzungs-Transformationsvorschrift zumindest eine der folgenden Transformationsvorschriften als Kindknoten:

- 5 - eine deterministische bedingte Einzel-Ersetzungs-Transformationsvorschrift, welche einen zugewiesenen Wert einer einzelnen Zuweisung unter Berücksichtigung einer Bedingung ersetzt, welche von dem aktuellen Zustand und der aktuellen Eingabe (d.h. einem oder mehreren aktuellen Eingabewerten) der integrierten Schaltung abhängt;
- 10 - eine deterministische bedingte Einzel-Ersetzungs-Transformationsvorschrift, welche einen zugewiesenen Wert einer einzelnen Zuweisung unter Berücksichtigung einer Bedingung ersetzt, welche von dem aktuellen Zustand und der aktuellen Eingabe und einem oder mehreren vergangenen Zuständen und einer oder mehreren vergangener Eingaben der integrierten Schaltung abhängt, wobei eine vergangene Eingabe eine oder mehrere vergangene Eingabewerte umfasst.

15

Der aktuelle bzw. die vergangenen Zustände und die aktuelle bzw. die vergangenen Eingaben der integrierten Schaltung ergeben sich dabei im Rahmen der Simulation der integrierten Schaltung durch den Quellcode.

20 In einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens umfasst eine nicht-deterministische Mehrfach-Ersetzungs-Transformationsvorschrift die folgende Transformationsvorschrift als Kindknoten:

- 25 - eine nicht-deterministische bedingte Deaktivierungs-Transformationsvorschrift, welche eine syntaktische Aussage in einem Quellcodeabschnitt unter Berücksichtigung einer Bedingung ersetzt, welche von einem nicht-deterministisch bestimmten Wert abhängt.

In einer weiteren Variante umfasst die nicht-deterministische bedingte Deaktivierungs-Transformationsvorschrift zumindest eine der folgenden Transformationsvorschriften als Kindknoten:

30

- eine nicht-deterministische bedingte Deaktivierungs-Transformationsvorschrift, welche eine syntaktische Aussage unter Berücksichtigung einer Bedingung ersetzt, welche von dem aktuellen Zustand und der aktuellen Eingabe der integrierten Schaltung abhängt;
- 5 - eine nicht-deterministische bedingte Deaktivierungs-Transformationsvorschrift, welche eine syntaktische Aussage unter Berücksichtigung einer Bedingung ersetzt, welche von dem aktuellen Zustand und der aktuellen Eingabe und einem oder mehreren vergangenen Zuständen und einer oder mehrerer vergangener Eingaben der integrierten Schaltung abhängt;
- 10 - eine nicht-deterministische bedingte Deaktivierungs-Transformationsvorschrift, welche eine syntaktische Aussage in Abhängigkeit von einer vorgegebenen (d.h. bereits existierenden) Bedingung ersetzt.

In einer weiteren Variante des erfindungsgemäßen Verfahrens umfasst die nicht-deterministische Ergänzungs-Transformationsvorschrift die folgende Transformationsvorschrift als Kindknoten:

- eine nicht-deterministische bedingte Ergänzungs-Transformationsvorschrift, welche eine oder mehrere syntaktische Aussagen einem Quellcodeabschnitt hinzufügt und diesen zugefügten syntaktischen Aussagen unter Berücksichtigung einer Bedingung aktiviert, welche von einem nicht-deterministisch bestimmten Wert abhängt.

In einer weiteren Variante des erfindungsgemäßen Verfahrens umfasst die nicht-deterministische Ergänzungs-Transformationsvorschrift zumindest eine der folgenden Transformationsvorschriften:

- eine nicht-deterministische bedingte Kopier-Transformationsvorschrift, welche eine oder mehrere syntaktische Aussagen kopiert und die kopierten syntaktischen Aussagen unter Berücksichtigung einer Bedingung aktiviert, welche von einem nicht-deterministisch bestimmten Wert abhängt;
- 30 - eine nicht-deterministische Kopier-Transformationsvorschrift, welche eine oder mehrere syntaktische Aussaben (ohne Bedingung) kopiert;

- eine nicht-deterministische bedingte Kopier-Transformationsvorschrift, welche eine oder mehrere syntaktische Aussagen kopiert und die kopierten syntaktischen Aussagen unter Berücksichtigung einer Bedingung aktiviert, welche von dem aktuellen Zustand und der aktuellen Eingabe der integrierten Schaltung abhängt;
- 5 - eine nicht-deterministische bedingte Kopier-Transformationsvorschrift, welche eine oder mehrere syntaktische Aussagen kopiert und die kopierten syntaktischen Aussagen unter Berücksichtigung einer Bedingung aktiviert, welche von dem aktuellen Zustand und der aktuellen Eingabe und einem oder mehreren vergangenen Zuständen und einer oder mehrerer vergangener Eingaben der integrierten Schaltung abhängt;
- 10 - eine nicht-deterministische bedingte Kopier-Transformationsvorschrift, welche eine oder mehrere syntaktische Aussagen kopiert und die kopierten syntaktischen Aussagen unter Berücksichtigung einer vorgegebenen (bereits existierenden) Bedingung aktiviert.

15

Das erfindungsgemäße Verfahren kann auf fehlerhaften Quellcode in beliebigen Hardware-Beschreibungssprachen angewendet werden. In bevorzugten Varianten wird das Verfahren für die Hardware-Beschreibungssprachen Verilog und/oder VHDL und/oder SystemC eingesetzt, welche hinlänglich aus dem Stand der Technik

20 bekannt sind.

Neben dem oben beschriebenen Verfahren umfasst die Erfindung ferner ein Computerprogrammprodukt mit einem auf einem maschinenlesbaren Träger gespeicherten Programmcode zur Durchführung des erfindungsgemäßen Verfahrens bzw. einer

25 oder mehrerer bevorzugter Varianten des erfindungsgemäßen Verfahrens, wenn der Programmcode auf einem Computer ausgeführt wird. Die Erfindung betrifft darüber hinaus ein Computerprogramm mit einem Programmcode zur Durchführung des erfindungsgemäßen Verfahrens bzw. einer oder mehrerer Varianten des erfindungsgemäßen Verfahrens, wenn der Programmcode auf einem Computer ausgeführt wird.

30

Ausführungsbeispiele der Erfindung werden nachfolgend anhand der beigefügten Fig. 1 detailliert beschrieben. Diese Figur zeigt eine Ausführungsform einer hierarchischen Struktur in der Form eines Hierarchiebaums aus Transformationsvorschriften, der in einer Variante des erfindungsgemäßen Verfahrens eingesetzt wird.

5

Im Folgenden wird das erfindungsgemäße Verfahren basierend auf der Hardware-Beschreibungssprache Verilog beschrieben, mit der eine entsprechende integrierte Schaltung bzw. ein Chip entworfen wird und mit der das Verhalten der integrierten Schaltung basierend auf einer Spezifikation einer Eingabesequenz zeitlich simuliert werden kann. Das erfindungsgemäße Verfahren ist jedoch nicht auf die Hardware-Beschreibungssprache Verilog beschränkt, sondern kann ggf. auch für andere Beschreibungssprachen zum Einsatz kommen.

Ziel der Erfindung ist die Lokalisation von Fehlern in einem fehlerhaften Quellcode einer Hardware-Beschreibungssprache, wobei der fehlerhafte Quellcode für eine bestimmte Eingabesequenz eine von der erwarteten korrekten Ausgabe abweichende Ausgabe basierend auf der Simulation der integrierten Schaltung liefert. Das erfindungsgemäße Verfahren verwendet zur Lokalisation von Fehlern im Quellcode ein verfeinerndes Korrekturmodell CM, welches als Hierarchiebaum aus einer Vielzahl von Transformationsvorschriften aufgebaut ist, die in geeigneter Weise Gruppen von Transformationen zusammenfassen. Die Transformationen verändern dabei den Quellcode in geeigneter Weise.

Fig. 1 zeigt ein Ausführungsbeispiel eines solchen Hierarchiebaums. Dieser Baum umfasst vier Hierarchieebenen, H1, H2, H3 und H4, wobei die einzelnen Knoten des Baums als Ellipsen dargestellt sind, welche mit entsprechenden Bezugszeichen die den jeweiligen Knoten zugeordnete Transformationsvorschrift nennen. Zwischen den Knoten der verschiedenen Hierarchieebenen existieren Kanten, die ausgehend von einem Elternknoten in der einen Hierarchieebene zu einem oder mehreren Kindknoten der nächsttieferen Hierarchieebene führen. Zwischen einem Elternknoten und einem Kindknoten besteht dabei eine Relation dahingehend, dass ein Kindknoten

eine Verfeinerung der Transformationsvorschrift des Elternknotens darstellt. Verfeinerung bedeutet hierbei, dass die verfeinerte Transformationsvorschrift des Kindknotens eine Teilmenge der Gruppe von Transformationen darstellt, welche durch die Transformationsvorschrift des Elternknotens repräsentiert wird. Das heißt, falls mit  
5 einer Transformationsvorschrift, die der Kindknoten einer anderen Transformationsvorschrift ist, ein Fehler im Quellcode korrigiert werden kann, so kann dieser Fehler auch mit der Transformationsvorschrift gemäß dem Elternknoten korrigiert werden.

Im Folgenden werden die oben beschriebenen Transformationsvorschriften auch als  
10 generische Transformationen bezeichnet, wohingegen die darin enthaltenen Transformationen die tatsächlichen Transformationen darstellen. In der weiter unten dargestellten Tabelle 1 werden die in Fig. 1 in einzelnen Hierarchieebenen gezeigten generischen Transformationen im Detail erläutert. Die erste Spalte der Tabelle bezeichnet dabei den Namen der generischen Transformation. Die zweite Spalte enthält  
15 den Namen der generischen Transformation (d.h. den Elternknoten), welche durch die generische Transformation der ersten Spalte verfeinert wird. Die dritte Spalte nennt ein Muster, welches den Quellcodeabschnitt beschreibt, auf den die entsprechende generische Transformation gemäß der ersten Spalte angewendet wird. Die vierte Spalte gibt den entsprechend transformierten Quellcodeabschnitt nach dem  
20 Anwenden der generischen Transformation wieder. Die fünfte Spalte enthält eine textuelle Beschreibung der generischen Transformation.

Die in der Tabelle 1 gezeigten generischen Transformationen sind lediglich beispielhaft und es können auch weitere Abwandlungen und Erweiterungen von Transformationen verwendet werden. Erfindungswesentlich ist jedoch, dass die Transformationen durch eine hierarchische Struktur beschrieben werden, wobei ein Kindknoten eine Teilmenge der Gruppe von Transformationen des entsprechenden Elternknotens darstellt. Auf diese Weise wird eine effiziente Lokalisation von Fehlern im Quellcode der Hardware-Beschreibungssprache erreicht. In Fig. 1 und der Tabelle 1 wird  
25 zwischen lokalen Transformationen und globalen Transformationen unterschieden. Alle Transformationen, die von dem Knoten NDET ausgehen, sind lokale Transfor-

mationen, was bedeutet, dass diese Transformationen immer nur lokal auf einen Quellcodeabschnitt und nicht gleichzeitig auf mehrere unterschiedliche Quellcodeabschnitte im Quellcode angewendet werden. Im Unterschied zu lokalen Transformationen werden globale generische Transformationen, bei denen es sich um die Transformationen NRPL und NXTD der Fig. 1 handelt, auf mehrere Quellcodeabschnitte im Quellcode angewendet. Es wird dabei zwischen verschiedenen Arten von Quellcodeabschnitten unterschieden, die im Folgenden erläutert werden.

Ein Quellcodeabschnitt in der Form einer syntaktischen Aussage bezeichnet eine vorab festgelegte Art von Aussage im Quellcode und bezieht sich z.B. auf eine abgeschlossene Programmzeile, welche üblicherweise durch Semikolon beendet wird. Ein Satz von syntaktischen Aussagen umfasst dabei mehrere solcher Aussagen. Spezialfälle von syntaktischen Aussagen sind Ausdrücke in der Form von Variablenzuweisungen (z.B.  $a=b$ ), wobei unter Variablenzuweisung auch eine entsprechende Bedingung zu verstehen ist, welche das Argument einer If-Anweisung darstellt. In dem Pseudocode in der dritten und vierten Spalte der Tabelle 1 werden eine Mehrzahl von syntaktischen Aussagen eines Quellcodeblocks mit `stmt_block` bezeichnet. Eine einzelne Aussage wird mit `stmt` bzw. `stmt1` bzw. `stmt2` bezeichnet.

In der Tabelle 1 wird ferner zwischen deterministischen generischen Transformationen und nicht-deterministischen generischen Transformationen unterschieden. Eine deterministische generische Transformation ist dabei durch eine deterministische Funktion gegeben, welche in Tabelle 1 mit DET bezeichnet ist und von einem oder mehreren Parametern der integrierten Schaltung abhängt, insbesondere vom Inhalt des Quellcodeabschnitts, der durch die Transformation modifiziert wird und/oder vom aktuellen oder von vergangenen Zuständen bzw. Eingaben der simulierten integrierten Schaltung. Bei ansonsten gleichen Parametern beschreibt eine deterministische generische Transformation immer eine Teilmenge der Transformationen einer nicht-deterministischen generischen Transformation, d.h. eine nicht-deterministische Transformationsvorschrift umfasst Transformationen von allen entsprechenden deterministischen Transformationsvorschriften. Allgemein bezeichnet in der vorliegen-

den Anmeldung der Begriff „deterministisch“ eine Abhängigkeit von einen oder mehreren Parametern der integrierten Schaltung, wohingegen „nicht-deterministisch“ die Unabhängigkeit von Parametern der integrierten Schaltung repräsentiert. Die Syntax der dritten und vierten Spalte der Tabelle 1 ist für den Fachmann verständlich und wird nicht im Detail erläutert. Der Ausdruck  $a = \text{VAR} ? d : b+c$  bedeutet dabei, dass der Variablen a der Wert von (b+c) zugewiesen wird, falls VAR den Wert „false“ oder „0“ enthält. Sonst wird der Variablen a der Wert von der Variablen d zugewiesen. Der Ausdruck  $\text{if}(\text{VAR})$  bedeutet, dass die darauffolgende Transformation nur durchgeführt wird, wenn VAR einen bestimmte Werte annimmt (z.B. 1, wenn VAR ein Bit darstellt).

Tabelle 1:

Name	verfeinert	wird angewendet auf	Transformierter Quellcodeabschnitt	Beschreibung
NDET		stmt_block;	Nicht-deterministisch	Ersetze einen Satz von Aussagen in dem Quellcodeblock stmt_block durch einen nicht-deterministischen Quellcodeblock.
NEXP	NDET	a=b+c;	a=NEWVAR;	Ersetze einen zugewiesenen Wert einer Zuweisung bzw. einer Bedingung (d.h die rechte Seite einer Gleichung aus dem Quellcode) nicht-deterministisch durch einen neuen Wert in der Form der Variablen NEWVAR.
DET	NEXP	a=b+c;	a=DET(b,c);	Ersetze einen zugewiesenen Wert einer Zuweisung durch einen neuen deterministisch bestimmten Wert DET(b,c), der von den Variablen b und c der ursprünglichen Zuweisung abhängt.



OP_op	DET	a=b+c;	a=b op c, wobei op z.B. -, *, ... ist	Ersetze einen Operator in einer Zuweisung durch einen neuen Operator op unter Verwendung der gleichen Variablen der ursprünglichen Zuweisung, wobei op jeder Operator sein kann, der in dem Kontext erlaubt ist.
NCDET	NEXP	a=b+c;	a=NEWVAR ? DET(b,c) : b+c;	Ersetze einen zugewiesenen Wert einer Zuweisung durch einen neuen deterministisch bestimmten Wert DET(b,c) in Abhängigkeit von dem Wert einer nicht-deterministisch zugewiesenen Variablen NEWVAR.
CDET	NCDET	a=b+c;	a=(DET(state) ? DET(b,c) : b+c);	Ersetze einen zugewiesenen Wert einer Zuweisung durch einen neuen deterministisch bestimmten Wert DET(b,c) in Abhängigkeit von dem aktuellen Zustand (state) und der aktuellen Eingabe der integrierten Schaltung, wobei der aktuelle Zustand den Gesamtzustand der Schaltung oder auch eine Untermenge der Zustandsbits oder internen Signale umfassen kann, welche zur Festlegung der Bedingung ausgewählt werden.
TRCDE T	NCDET	a=b+c;	a=(DET(trace) ? DET(b,c) : b+c);	Ersetze einen zugewiesenen Wert einer Zuweisung durch einen neuen deterministisch bestimmten Wert DET(b,c) in Abhängigkeit von der Historie (trace) umfassend den aktuellen Zustand und die aktuelle Eingabe sowie einen oder mehrere

				vergangene Zustände und vergangene Eingaben der integrierten Schaltung (diese Transformation ermöglicht die Änderung des Zustandsraums der integrierten Schaltung).
NASS	NDET	stmt;	nicht-deterministisch	Ersetze alle syntaktischen Aussagen in einem Quellcodeblock durch neue nicht-deterministische Aussagen.
NCONDIS	NASS	stmt;	if (NEWVAR) stmt;	Deaktiviere eine Aussage in Abhängigkeit von einer Bedingung, welche von dem Wert einer nicht-deterministisch zugewiesenen Variablen NEWVAR abhängt.
DCONDIS	NCONDIS	a=b;	if(DET(state)) stmt;	Deaktiviere eine Aussage in Abhängigkeit von einer Bedingung, welche von dem aktuellen Zustand und der aktuellen Eingabe der integrierten Schaltung abhängt.
TRDCONDIS	NCONDIS	a=b;	if(DET(trace)) stmt;	Deaktiviere eine Aussage in Abhängigkeit von einer Bedingung, welche von der Historie (trace) umfassend den aktuellen Zustand und die aktuelle Eingabe sowie einen oder mehrere vergangene Zustände und vergangene Eingaben der integrierten Schaltung abhängt.
EXCONDIS	NCONDIS	a=b;	if(OP(cond)) stmt;	Deaktiviere eine Aussage in Abhängigkeit von einer bereits existierenden Bedingung (OP bedeutet „cond= = true“ oder „cond = = false“).
NSTMT	NDET	stmt l;	stmt l; NEWSTMT,	Füge eine oder mehrere Aussa-

		stmt2;	stmt2;	gen NEWSTMT hinzu, die nicht-deterministische Funktionen realisieren können.
NCON TMT	NSTMT	stmt1; stmt2;	stmt1; if (NEWVAR) NEWBLOCK; stmt2;	Füge einen neuen Block an Aussagen hinzu, wobei der Block in Abhängigkeit von einer nicht-deterministisch zugewiesenen Bedingung aktiviert wird.
NCON CP	NCONSTM T	stmt1; stmt2;	stmt1; if (NEWVAR) COPIED-BLOCK; stmt2;	Kopiere einen Block an Aussagen, wobei der Block in Abhängigkeit von einer nicht-deterministisch zugewiesenen Bedingung aktiviert wird.
CP	NCONSTM T	stmt1; stmt2;	stmt1; COPIED-BLOCK; stmt2;	Kopiere einen Block von Aussagen (unabhängig von einer Bedingung).
CONCP	NCONSTM T	stmt1; stmt2;	stmt1; if (DET(state)) COPIEDBLOCK; stmt2;	Kopiere einen Block von Aussagen, wobei der Block in Abhängigkeit von dem aktuellen Zustand und der aktuellen Eingabe der integrierten Schaltung aktiviert wird, wobei der aktuelle Zustand den Gesamtzustand der Schaltung oder auch eine Untermenge der Zustandsbits oder internen Signale umfassen kann, welche zur Festlegung der Bedingung ausgewählt werden.
TRCON CP	NCONSTM T	stmt1; stmt2;	stmt1; if (DET(trace)) COPIEDBLOCK; stmt2	Kopiere einen Block von Aussagen, wobei der Block in Abhängigkeit von der Historie (trace) umfassend den aktuellen Zustand und die aktuelle Eingabe sowie einen oder mehrere vergangene Zustände und vergangene Eingaben der integrierten Schaltung aktiviert wird (diese

				Transformation ermöglicht die Änderung des Zustandsraums der integrierten Schaltung).
EXCO NCP	NCONSTM T	stmt1; stmt2;	stmt1; if (OP(cond)) COPIEDBLOCK; stmt2	Kopiere einen Block von Aussagen, wobei der Block in Abhängigkeit von einer bereits existierenden Bedingung aktiviert wird (OP bedeutet „cond= = true“ oder „cond = = false“).
NRPL		a=b; c=a+b, a=d; e=c+a;	a= NEWVAR1; c= a+b; a=NEWVAR2; e=c+a;	Ersetze jeden Schreibzugriff auf eine Variable durch eine neue nicht-deterministische Zuweisung.
NXTD	NRPL	struct { int a,b; };	struct { int a, b; SOMETYPE NEWVAR; }	Erweitere eine Datenstruktur durch eine neue Mitgliedsvariable, wobei alle Berechnungen einer Variablen, welche diese Datenstruktur instantiiert, von der neuen Mitgliedsvariablen abhängen können.

Im Folgenden wird beispielhaft anhand des nachfolgenden Pseudocodes ein Ablauf einer Variante des erfindungsgemäßen Verfahrens erläutert, mit der in dem Hierarchiebaum der Fig. 1 diejenigen generischen Transformationen ermittelt werden, welche zu einer korrekten Ausgabe einer entsprechenden Spezifikation in der Form einer Eingabesequenz für eine mit der Hardware-Beschreibungssprache entworfenen integrierten Schaltung führen. Die Implementierung der Erfindung ist dabei innerhalb der Funktionsschleife `function` enthalten, welche die Funktion „debug“ definiert, die vom Design D der integrierten Schaltung, der Spezifikation S der Eingabesequenz und dem verfeinernden Korrekturmodells CM abhängt. Mittels des Pseudocodes wird dabei ein Graph G aus denjenigen Knoten des Hierarchiebaums der Fig. 1 aufgebaut, welche Transformationsvorschriften spezifizieren, mit denen basierend auf der Spezifikation S eine korrekte Ausgabe erhalten wird. In dem nachfolgenden Pseudocode wird eine Schleife, welche für mehrere Größen wiederholt wird,

mit **foreach/done** bezeichnet. Ferner wird eine Codeausführung, welche an eine Bedingung geknüpft ist, mit **if/fi** bezeichnet. Der Pseudocode lautet wie folgt:

```

1  function debug (Design D, Spezifikation S, Korrekturmodell
5  CM)
2      Queue R= alle generischen Transformationen, welche kei-
        ne anderen generischen Transformationen verfeinern
3      Queue Q= leere Schlange
4      Graph G= leerer Graph, der „result“ speichert;
10 5      foreach T1∈R do
6          foreach Lokation L, wo T1 anwendbar ist do
7              Q.append (T1, L);
8          done
9          foreach C=(T1, L) ∈Q do
15 10          D'= Anwenden von C auf D;
11          result= Validiere/Verifiziere (D', S);
12          if (result == valid)
13              G.addNodeAndEdges(C);
14          foreach T2, welche T1 verfeinert do
20 15              Q.append(T2, L);
16          done
17          fi
18          done
19          return G;
25 20 end function;

```

In dem obigen Pseudocode wird eine Schlange (engl. Queue) R in Zeile 2 gebildet, welche alle generischen Transformationen umfasst, die in dem Korrekturmodell CM  
30 keine anderen generischen Transformationen verfeinern, d.h. die Schlange R besteht aus den Transformationen in der obersten Hierarchieebene, welche die Hierarchieebene H1 des Hierarchiebaums der Fig. 1 ist. Gemäß Zeilen 3 bis 8 des Pseudocodes werden alle erlaubten tatsächlichen Transformationen aus der Schlange R für den fehlerhaften Quellcode gemäß dem Design D ermittelt. Eine tatsächliche Transfor-

mation bezeichnet dabei die entsprechende Transformationsvorschrift T1 mit denjenigen Lokationen L im Quellcode, auf welche die Transformationsvorschrift angewendet werden kann. Diese tatsächlichen Transformationen werden durch die Funktion Q.append der Schlange Q hinzugefügt. Schließlich werden gemäß Zeilen 9 bis 5 18 alle tatsächlichen Transformationen  $C=(T1, L)$  aus der Schlange Q auf den Quellcode angewendet, wodurch sich ein modifiziertes Design D' ergibt. Dabei wird in Zeile 12 validiert, ob gemäß der Eingabesequenz S nunmehr ein gültiges Ergebnis „result“ erhalten wird, wobei das Ergebnis dann gültig (engl. valid) ist, wenn das Design D' gemäß dem transformierten Quellcode eine korrekte Ausgabe liefert. Ist dies der Fall, wird die entsprechende Transformationsvorschrift als Knoten mit zugehöriger Kante in den ursprünglich leeren Graphen G aufgenommen, der auch die Verfeinerungsinformation enthält (Zeile 13). Anschließend werden dann alle verfeinernden generischen Transformationen T2 der entsprechenden Transformationsvorschrift T1, d.h. die entsprechenden Kindknoten der ursprünglichen generischen 10 Transformation T1, zur Schlange Q mit den entsprechenden Lokationen hinzugefügt, auf welche die Transformationen T2 angewendet werden können (Zeilen 14 bis 16 des Pseudocodes). Die Schleife terminiert erst, wenn die Schlange Q vollständig abgearbeitet wurde, also leer ist. Dann wurde der gesamte durch das CM definierte Suchraum möglicher Transformationen bearbeitet. Als Endergebnis erhält man schließlich einen Graphen G, der alle tatsächlichen Transformationen enthält. 20

Nachfolgend wird zur Verdeutlichung ein Beispiel des Ablaufs einer Ausführungsform des erfindungsgemäßen Verfahrens basierend auf der Hardware-Beschreibungssprache Verilog erläutert. Es wird dabei der folgende Verilog- 25 Quellcode betrachtet:

```
1  module example (rst, clk, op, a, b,  
2                      c_low, c_high);  
3  
30 4  parameter IW=2;  
5  parameter DW=16;  
6
```

```
7   input rst, clk;
8   input [IW-1:0] op;
9   input [DW-1:0] a, b;
10  output [DW-1:0] c_low, c_high;
5  11  output oflow;
12
13  reg [DW+DW:0] tmp;
14  reg [DW-1:0] c_low, c_high;
15  reg oflow;
10 16
17  always @ (posedge clk or posedge rst)
18  begin
19      if (rst) begin
20          tmp <= 0;
15 21          oflow <= 0;
22      end else
23          case (op)
24              0: tmp = a + b;
25                  //bug -- wrong operator
20 26                  // 1: tmp = a - b;
27              1: tmp = a + b;
28              2: tmp = a * b;
29          endcase
30      {oflow, c_high, c_low} = tmp;
25 31  end
32
33  endmodule
```

Da Verilog als Hardware-Beschreibungssprache an sich bekannt ist, werden die obigen Befehle des Quellcodes nicht im Detail erläutert. Relevant ist lediglich, dass der Quellcode einen Fehler in Zeile 27 enthält. Dort soll eine Subtraktion berechnet werden, wie durch die Kommentarzeilen 25 und 26 angegeben wird. Tatsächlich wird jedoch eine Addition, nämlich  $tmp = a + b$ , berechnet. Im Rahmen der Simulation der integrierten Schaltung basierend auf dem obigen Quellcode werden drei Eingabese-

quenzen A, B und C betrachtet, welche in nachfolgender Tabelle wiedergegeben sind:

ID	op	a	b	Ist	Soll
A	0	7	5	12	12 / ok
B	1	7	5	12	2 / Fehler
C	2	7	5	35	35 / ok

- 5 In obiger Tabelle bezeichnet die erste Spalte die Identität der Eingabesequenz und die zweite bis vierte Spalte geben die Werte der Operanden op, a und b wieder. Ferner ist in der fünften Spalte der tatsächliche Ist-Ausgabewert von tmp und in der sechsten Spalte der (korrekte) Soll-Ausgabewert von tmp angegeben. In der Eingabesequenz A nimmt der Operand op gemäß dem obigen Verilog-Quellcode den Wert
- 10 0 an, wohingegen der Operand a den Wert 7 und der Operand b den Wert 5 aufweist. Da  $op = 0$  gilt, führt dies gemäß der Case-Anweisung in Zeile 23 dazu, dass  $tmp = a + b$  berechnet wird, so dass in Zeile 30 für  $\{oflow, c\_high, c\_low\} = tmp$  schließlich der Wert 12 ausgegeben wird. Die Eingangssequenz A führt somit zu einer korrekten Ausgabe (Istwert=Sollwert), was in der sechsten Spalte durch „ok“ angezeigt wird.
- 15 Demgegenüber führt die Eingabesequenz B zum Ausgabewert 12 von tmp, was jedoch nicht der korrekten Ausgabe von  $tmp = 2$  entspricht. Die Eingabesequenz C führt wiederum zu einem korrekten Ausgabewert.

Ausgehend von diesem Verilog-Quellcode und den entsprechenden Eingabesequenzen werden nunmehr Transformationen aus den obigen Transformationsvorschriften gemäß Fig. 1 angewandt. Beispielfhaft wird dabei von den drei generischen Transformationen in NEXP, DET und OP\_op ausgegangen, wobei OP\_op gemäß Fig. 1 die Transformationsvorschrift DET verfeinert und die Transformationsvorschrift DET die Transformationsvorschrift NEXP verfeinert. Jede dieser generischen Transformationen ersetzt eine Zuweisung, d.h. die rechte Seite einer Gleichung, wie folgt:

20

25



NDET ersetzt die Zuweisung durch eine neue, nicht-deterministisch zugewiesene Variable. Durch das Anwenden dieser generischen Transformation auf Zeile 30 des obigen Quellcodes wird eine tatsächliche Transformation erhalten, welche zu folgendem Code führt:

```
5 {oflow, c_high, c_low} = NEWVAR;
```

Die Transformationsvorschrift DET ersetzt eine Zuweisung durch eine deterministische Funktion, welche von den Variablen im Ausdruck der Zuweisung abhängt. Durch Anwenden dieser Transformationsvorschrift auf Zeile 30 des obigen Quellcodes wird eine tatsächliche Transformation erhalten, welche die Zeile 30 wie folgt modifiziert:

```
10 {oflow, c_high, c_low} = DET(tmp);
```

Die Transformationsvorschrift OP\_op ersetzt einen Operator auf der rechten Seite einer Zuweisung mit einem anderen Operator. In hier beschriebenen Beispiel wird durch Anwenden dieser Transformationsvorschrift auf Zeile 30 eine Negation anstatt der Identitätsfunktion durchgeführt, was zu einer tatsächlichen Transformation führt, welche folgendem Code in Zeile 30 entspricht:

```
15 {oflow, c_high, c_low} = OP(!, tmp);
```

Im Rahmen der hier beschriebenen Ausführungsform wird nunmehr zunächst die Transformationsvorschrift NDET auf Zeile 30 angewendet, und anschließend werden die verfeinernden Transformationen durchgeführt. Durch Anwenden von NDET auf die Zeile 30 des obigen Quellcodes ist es möglich, eine korrekte Ausgabe dadurch zu erzeugen, dass der erwartete Soll-Ausgabewert der neuen Variablen NEWVAR zugewiesen wird. Demzufolge wird nunmehr die verfeinernde Transformationsvorschrift DET auf Zeile 30 des Quellcodes angewendet. Für die Eingabesequenz A und die Eingabesequenz B weist jedoch das interne Signal tmp den Wert 12 auf, wohin-

gegen die Ausgabe in beiden Fällen unterschiedlich sein sollte. Dies ist mit einer deterministischen Funktion nicht zu realisieren. Somit kann über die Transformationsvorschrift DET, welche auf die Zeile 30 angewendet wird, der Fehler im Quellcode nicht behoben werden. Nichtsdestotrotz war die weniger verfeinernde Transformation NDET in der höheren Hierarchieebene erfolgreich. Demzufolge stellt NDET, welches auf Zeile 30 angewendet wird, eine Korrektur  $C_1 = (\text{NDET}, 29)$  für den fehlerhaften Quellcode dar.

Das Verfahren kann nunmehr dadurch fortgesetzt werden, dass die Transformationsvorschrift NDET auf Zeile 27 des obigen Quellcodes angewendet wird, was zu folgender Modifikation führt:

```
1: tmp = NEWVAR;
```

Diese Transformation ermöglicht wiederum die Generierung einer korrekten Ausgabe für alle Eingabesequenzen. Demzufolge wird anschließend die verfeinernde Transformationsvorschrift DET auf Zeile 27 angewendet, was zu folgender modifizierten Programmzeile führt:

```
20 1: tmp = DET (a, b);
```

Auch mit diesen Transformationen kann für alle Eingabesequenzen a bis c eine korrekte Ausgabe generiert werden. Wird nunmehr die Transformationsvorschrift OP\_op auf Zeile 27 angewendet, wobei der Operator „+“ durch den Operator „-“ ersetzt wird, ergibt sich die folgende modifizierte Programmzeile:

```
1: tmp = op(-, a, b);
```

Auch dieser transformierte Verilog-Quellcode erzeugt für alle Eingabesequenzen den korrekten Ausgabewert. Da es keine weiteren verfeinernden Transformationen für OP\_op gibt, ist eine weitere mögliche Korrektur  $C_2=(\text{OP\_op}, 26)$ . Gemäß der Ver-

feinerungs-Relation basierend auf dem Hierarchiebaum der Fig. 1 ist die Transformationsvorschrift OP\_op die am stärksten verfeinernde Transformationsvorschrift, da sie in einer tieferen Hierarchieebene als die Transformationsvorschriften DET bzw. NDET angeordnet ist. Es wird demzufolge eine Ausgabe generiert, bei der die Korrektur  $C_2=(OP\_op, 26)$  mit einer höheren Priorität zur Überprüfung durch den Designer der Schaltung eingestuft ist, als die Korrektur  $C_1=(NDET, 29)$ .

Erfindungsgemäß kann somit in geeigneter Weise eine priorisierte Ausgabe von möglichen Korrekturen für einen fehlerhaften Quellcode einer Hardware-Beschreibungssprache geschaffen werden, so dass der Designer der integrierten Schaltung hierdurch Informationen erhält, mit denen er auf schnelle Weise den Fehler im Quellcode auffinden kann.

Die erfindungsgemäße Ermittlung entsprechender Transformationsvorschriften kann auf verschiedene Arten implementiert werden, wobei nachfolgend unterschiedliche Implementierungsvarianten kurz umrissen werden. Die Umsetzung einer entsprechenden Implementierung liegt dabei im Rahmen von fachmännischem Handeln und wird deshalb nicht im Detail beschrieben.

Zur Implementierung des Verfahrens werden zwei ressourcen-intensive Schritte benötigt. Zum einen müssen die Transformationsvorschriften auf die verschiedenen Quellcodeabschnitte angewendet werden und zum anderen muss die Gültigkeit des transformierten Quellcodes in Bezug auf die entsprechend erwartete Ausgabe überprüft werden. Diese zwei Schritte können unabhängig voneinander durchgeführt werden oder ineinander verwoben werden. Folgende Techniken können zur Implementierung dieser Schritte eingesetzt werden:

- explizite simulations-basierte Ansätze, z.B.
  - explizites Anwenden von Transformationen gemäß den Transformationsvorschriften und anschließendes Simulieren der integrierten Schaltung basierend auf dem transformierten Quellcode, um hierdurch die Korrektheit der Ausgabe zu überprüfen;

- eine Simulation, welche unbekannte Werte berücksichtigt;
- Path-Tracing-Verfahren
- formale Techniken, wie z.B.
  - eine symbolische Simulation;
- 5 - Term-Rewriting und in And-Inverter-Graphen;
- Beweiser (engl. Reasoning Engine) zum Ableiten von Schlussfolgerungen (Boolean Satisfiability (SAT), Satisfiability Modulo Theories (SMT), Binary Decision Diagrams (BDD), Automatic Test Pattern Generation (ATPG));
- hybride Techniken, wie z.B.
- 10 - Concolic Simulation
- Symbolic Trajectory Evaluation

All diese Verfahren erfordern einige Modifikationen, um die tatsächlichen Transformationen durchzuführen und zu überprüfen. Dies wird im Folgenden für simulationsbasierte Ansätze, formale Techniken und hybride Techniken erläutert.

Im Rahmen eines simulationsbasierten Ansatzes wird die tatsächliche Transformation aus den entsprechenden Transformationsvorschriften auf den Quellcode angewendet, was zu einer modifizierten Beschreibung führt, auf deren Basis die integrierte Schaltung simuliert werden kann. Die Überprüfung der Gültigkeit der Ausgabe der simulierten Schaltung ist für solche tatsächlichen Transformationen, welche direkt einen logischen Abschnitt des Quellcodes durch eine neue Logik ersetzen, problemlos möglich. In diesem Fall wird eine Standard-Simulation durchgeführt, um das Verhalten der integrierten Schaltung basierend auf dem transformierten Design zu überprüfen. Falls keine Logik eingefügt wird, z.B. durch die generische Transformation NDET oder DET aus Fig. 1, muss die Simulation modifiziert werden. Für NDET werden mögliche Parameter für diese Transformation aufgelistet und die Ausgabe basierend auf diesen Parametern über eine Simulation überprüft. Für DET werden zusätzlich partielle Wahrheits-Tabellen generiert, um zu überprüfen, ob die Parameter der Transformation deterministisch aus anderen Signalen in dem Schaltungs-Design generiert werden können.

Alternativ kann das Simulations-basierte Verfahren auf einer Netzliste durchgeführt werden. Dazu wird der Quellcode in eine Netzliste synthetisiert. Während dieses Synthese-Schrittes werden die Beziehungen zwischen Quellcode und Elementen in der Netzliste erhalten. Dadurch können mögliche Korrekturen auf der Netzliste auf  
5 den Quellcode abgebildet werden. Dann werden eine oder mehrere Transformationsvorschriften direkt auf die Netzliste angewandt und per Simulation wird wie oben das Ergebnis geprüft.

Im Rahmen der Verwendung von formalen Techniken kann eine tatsächliche Transformation derart angewendet werden, dass der Quellcode direkt geändert wird und  
10 ein formales Modell aus dem transformierten Quellcode generiert wird, welches anschließend von einem Beweiser verarbeitet wird. Alternativ können mehrere tatsächliche Transformationen symbolisch zu dem formalen Modell hinzugefügt werden, welches aus dem ursprünglichen Quellcode erzeugt wurde. Hierdurch wird eine  
15 Vielzahl von tatsächlichen Transformationen in einem einzelnen Durchlauf des Beweisers analysiert. Für einfache Logik-Ersetzungen kann die Transformation wiederum direkt in den Quellcode eingefügt werden. Für die generische Transformation NDET werden neue symbolische Variablen eingeführt, wobei Wertezuweisungen vom Beweiser übernommen werden. Für die generische Transformation DET werden  
20 zusätzliche Beschränkungen zu dem formalen Modell hinzugefügt, um das deterministische Verhalten zu garantieren. Einige Beweiser stellen direkte Mechanismen zur Verfügung, um solche Beschränkungen zu formulieren, bspw. modellieren SMT-Solver sog. „uninterpreted functions“.

25 Die Überprüfung der Gültigkeit eines transformierten Designs kann bei formalen Techniken durch Vergleich der Spezifikation einer entsprechenden Eingabesequenz mit der transformierten integrierten Schaltung erreicht werden. Der Beweiser findet dabei Widersprüche zwischen der Spezifikation und dem transformierten Schaltungs-Design. Ist die Spezifikation bspw. durch erwartete Werte für Eingabesequenzen  
30 gegeben, welche zu einer fehlerhaften Ausgabe führen, können eine einzelne Eingabe-

besequenz oder mehrere Eingabesequenzen gleichzeitig durch ein einzelnes formales Modell verarbeitet werden.

Im Rahmen des erfindungsgemäßen Verfahrens können auch hybride Techniken eingesetzt werden, welche sowohl auf Simulationen als auch auf formalen Techniken basieren. Diese Techniken reduzieren typischerweise die Mächtigkeit des Beweisverfahrens im Vergleich zu einem formalen Beweiser, was zu weniger Rechenkomplexität führt. Welche Teile des Problems durch formale Methoden und welche durch simulations-basierte Methoden verarbeitet werden, kann im Wesentlichen über Heuristiken angepasst werden.

Im schlechtesten Fall muss jede generische Transformation auf jeden möglichen Quellcodeabschnitt in dem Schaltungs-Design angewendet werden. Die Anzahl an tatsächlichen Transformationen wird somit sehr groß. Es können deshalb ggf. weitere Optimierungs-Techniken eingesetzt werden, um diese Anzahl zu reduzieren. Dabei sind strukturelle Ansätze bekannt, welche die Struktur von Kontroll- und Datenfluss-Graphen analysieren. Hierdurch kann die Anzahl der Quellcodeabschnitte reduziert werden, für welche z.B. NDET angewendet werden muss.

Das im Vorangegangenen beschriebene erfindungsgemäße Verfahren weist eine Reihe von Vorteilen auf. Insbesondere ermöglicht das Verfahren die Analyse von fehlerhaftem Quellcode einer Hardware-Beschreibungssprache dahingehend, dass mögliche Korrekturen unter Verwendung eines hierarchisch aufgebauten Korrekturmodells aus einer Vielzahl von Transformationsvorschriften bestimmt werden. Die hierarchische Struktur der Transformationsvorschriften ist dabei derart aufgebaut, dass eine Transformationsvorschrift, welche der Kindknoten einer Transformationsvorschrift einer höheren Hierarchieebene ist, eine Teilmenge der Transformationen gemäß der Transformationsvorschrift der höheren Hierarchieebene darstellt. D. h., die Fehlerursache wird durch die Verwendung der hierarchischen Struktur in geeigneter Weise immer mehr eingeschränkt. Durch eine priorisierte Ausgabe möglicher Korrekturen, bei der Korrekturen aus tieferen Hierarchieebenen eine höhere Priorität

erhalten, wird dem Designer der integrierten Schaltung auch vermittelt, welche Transformationsvorschriften und damit verknüpfte Korrekturen besonders prägnant in dem Sinne waren, dass sie bereits kleine Teilmengen von Transformationen spezifizieren.

## Patentansprüche

1. Verfahren zur rechnergestützten Analyse von fehlerhaftem Quellcode in einer Hardware-Beschreibungssprache, wobei mit der Hardware-Beschreibungssprache der Aufbau und die Operation einer integrierten Schaltung beschrieben wird und der fehlerhafte Quellcode zu einer fehlerhaften Ausgabe der integrierten Schaltung führt, bei dem:
- ein Korrekturmodell (CM) vorgegeben wird, welches eine hierarchische Struktur von in mehreren Hierarchieebenen (H1, H2, H3, H4) angeordneten Knoten in der Form von Transformationsvorschriften umfasst, wobei eine Transformationsvorschrift (NDET, NRPL, ..., EXCONCP) eine Gruppe von Transformationen beschreibt, welche auf zumindest einen Typ eines Quellcodeabschnitts anzuwenden sind und hierdurch den Quellcodeabschnitt verändern und wobei eine Transformationsvorschrift (NDET, NRPL, ..., EXCONCP), welche ein Kindknoten (NDET, NRPL, ..., EXCONCP) einer anderen Transformationsvorschrift (NDET, NRPL, ..., EXCONCP) ist, eine Teilmenge der Gruppe von Transformationen der anderen Transformationsvorschrift (NDET, NRPL, ..., EXCONCP) darstellt;
  - die Transformationsvorschriften (NDET, NRPL, ..., EXCONCP) aus der hierarchischen Struktur auf den fehlerhaften Quellcode angewendet werden und diejenigen Transformationsvorschriften (NDET, NRPL, ..., EXCONCP) ermittelt werden, welche den Quellcode derart verändern, dass der veränderte Quellcode zu einer korrekten Ausgabe der integrierten Schaltung führt, wobei als Korrekturen zumindest ein Teil der ermittelten Transformationsvorschriften (NDET, NRPL, ..., EXCONCP) zusammen mit dem oder den zugehörigen Quellcodeabschnitten ausgegeben werden, auf welche die Transformationsvorschriften (NDET, NRPL, ..., EXCONCP) angewendet wurden.
2. Verfahren nach Anspruch 1, bei dem die Korrekturen mit zugeordneten Prioritäten ausgegeben werden, wobei die Korrekturen für solche ermittelten Trans-



formationsvorschriften (NDET, NRPL, ..., EXCONCP) eine höhere Priorität haben, an welche sich keine ermittelten Transformationsvorschriften als Kindknoten anschließen.

- 5 3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem im Rahmen der Ermittlung der Transformationsvorschriften (NDET, NRPL, ..., EXCONCP) aufeinander folgend die Transformationsvorschriften (NDET, NRPL, ..., EXCONCP) von den höheren zu den tieferen Hierarchieebenen (H1, H2, H3, H4) auf den fehlerhaften Quellcode angewendet werden, wobei nach dem An-
- 10 wenden einer Transformationsvorschrift (H1, H2, H3, H4) verifiziert wird, ob der hierdurch veränderte Quellcode zu einer korrekten Ausgabe der integrierten Schaltung führt, wobei nur bei einer korrekten Ausgabe Transformationsvorschriften, welche Kindknoten der angewendeten Transformationsvorschrift bilden, auf den fehlerhaften Quellcode angewendet werden.
- 15
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Transformationsvorschriften (NDET, NRPL, ..., EXCONCP) deterministische und/oder nicht-deterministische Transformationsvorschriften umfassen, wobei eine deterministische Transformationsvorschrift durch eine deterministische Funktion
- 20 gegeben ist, welche von einem oder mehreren Parametern der integrierten Schaltung und insbesondere vom Inhalt des Quellcodeabschnitts abhängt, auf dem die deterministische Transformationsvorschrift angewendet wird, und wobei die nicht-deterministische Transformationsvorschrift unabhängig von einer deterministischen Funktion ist, welche von einem oder mehreren Parametern
- 25 der integrierten Schaltung abhängt.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die hierarchische Struktur lokale Transformationsvorschriften umfasst, deren Transformationen immer nur auf einen einzelnen Quellcodeabschnitt im Quellcode angewendet werden.
- 30

6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die hierarchische Struktur globale Transformationsvorschriften umfasst, deren Transformationen auf mehrere Quellcodeabschnitte im Quellcode gleichzeitig angewendet werden.
- 5
7. Verfahren nach einem der vorhergehenden Ansprüche in Kombination mit Anspruch 4, bei dem die hierarchische Struktur in der obersten Hierarchieebene (H1) eine nicht-deterministische Transformationsvorschrift (NDET) umfasst, welche einen Quellcodeabschnitt durch einen neuen Quellcodeabschnitt ersetzt.
- 10
8. Verfahren nach Anspruch 7, bei dem die nicht-deterministische Transformationsvorschrift (NDET) in der obersten Hierarchieebene (H1) zumindest eine der folgenden nicht-deterministischen Transformationsvorschriften (NEXP, NASS, NSTMT) als Kindknoten umfasst:
- 15
- eine nicht-deterministische Einzel-Ersetzungs-Transformationsvorschrift (NEXP), welche einen zugewiesenen Wert einer einzelnen Zuweisung im Quellcode durch einen neuen Wert ersetzt;
  - eine nicht-deterministische Mehrfach-Ersetzungs-Transformationsvorschrift (NASS), welche alle syntaktischen Aussagen in einem Quellcodeabschnitt

20

  - durch neue Aussagen ersetzt;
  - eine nicht-deterministische Ergänzungs-Transformationsvorschrift (NSTMT), welche eine oder mehrere syntaktische Aussagen einem Quellcodeabschnitt hinzufügt.
- 25
9. Verfahren nach Anspruch 8, bei dem die nicht-deterministische Einzel-Ersetzungs-Transformationsvorschrift (NEXP) zumindest eine der folgenden Transformationsvorschriften (DET, NCDDET) als Kindknoten umfasst:
- eine deterministische Einzel-Ersetzungs-Transformationsvorschrift (DET), welche einen zugewiesenen Wert einer einzelnen Zuweisung im Quellcode

30

  - durch einen neuen Wert ersetzt;

- eine deterministische bedingte Einzel-Ersetzungs-Transformationsvorschrift (NCDET), welche einen zugewiesenen Wert einer einzelnen Zuweisung im Quellcode durch einen neuen Wert unter Berücksichtigung einer Bedingung ersetzt, welche von einem nicht-deterministisch bestimmten Wert abhängt.  
5
10. Verfahren nach Anspruch 9, bei dem die deterministische Einzel-Ersetzungs-Transformationsvorschrift (DET) die folgende Transformationsvorschrift (OP\_op) als Kindknoten umfasst:
- 10 - eine deterministische Einzel-Operator-Ersetzungs-Transformationsvorschrift (OP\_op), welche einen Operator im zugewiesenen Wert einer einzelnen Zuweisung durch einen neuen Operator ersetzt.
11. Verfahren nach Anspruch 9 oder 10, bei dem die deterministische bedingte Einzel-Ersetzungs-Transformationsvorschrift (NCDET) zumindest eine der folgenden Transformationsvorschriften (CDNET, TRCDNET) als Kindknoten umfasst:
- 15 - eine deterministische bedingte Einzel-Ersetzungs-Transformationsvorschrift (CDET), welche einen zugewiesenen Wert einer einzelnen Zuweisung im Quellcode durch einen neuen Wert unter Berücksichtigung einer Bedingung ersetzt, welche von dem aktuellen Zustand und der aktuellen Eingabe der integrierten Schaltung abhängt;
  - 20 - eine deterministische bedingte Einzel-Ersetzungs-Transformationsvorschrift (TRCDET), welche eine zugewiesene Variable einer einzelnen Zuweisung unter Berücksichtigung einer Bedingung ersetzt, welche von dem aktuellen Zustand und der aktuellen Eingabe und einem oder mehreren vergangenen Zuständen und einer oder mehreren vergangenen Eingaben der integrierten Schaltung abhängt.  
25

12. Verfahren nach einem der Ansprüche 8 bis 11, bei dem die nicht-deterministische Mehrfach-Ersetzungs-Transformationsvorschrift (NASS) die folgende Transformationsvorschrift (NCONDIS) als Kindknoten umfasst:
- 5 - eine nicht-deterministische bedingte Deaktivierungs-Transformationsvorschrift (NCONDIS), welche eine syntaktische Aussage in einem Quellcodeabschnitt unter Berücksichtigung einer Bedingung ersetzt, welche von einem nicht-deterministisch bestimmten Wert abhängt.
13. Verfahren nach Anspruch 12, bei dem die nicht-deterministische bedingte Deaktivierungs-Transformationsvorschrift (NCONDIS) zumindest eine der folgenden Transformationsvorschriften (DCONDIS, TRDCONDIS, EXCONDIS) als Kindknoten umfasst:
- 10 - eine nicht-deterministische bedingte Deaktivierungs-Transformationsvorschrift (DCONDIS), welche eine syntaktische Aussage unter Berücksichtigung einer Bedingung ersetzt, welche vom aktuellen Zustand und der aktuellen Eingabe der integrierten Schaltung abhängt;
  - 15 - eine nicht-deterministische bedingte Deaktivierungs-Transformationsvorschrift (TRDCONDIS), welche eine syntaktische Aussage unter Berücksichtigung einer Bedingung ersetzt, welche von dem aktuellen Zustand und der aktuellen Eingabe und einem oder mehreren vergangenen Zuständen und einer oder mehrerer vergangener Eingaben der integrierten Schaltung abhängt;
  - 20 - eine nicht-deterministische bedingte Deaktivierungs-Transformationsvorschrift (EXCONDIS), welche eine syntaktische Aussage in Abhängigkeit von einer vorgegebenen Bedingung ersetzt.
14. Verfahren nach einem der Ansprüche 8 bis 13, bei dem die nicht-deterministische Ergänzungs-Transformationsvorschrift (NSTMT) die folgende Transformationsvorschrift (NCONSTMT) als Kindknoten umfasst:
- 30 - eine nicht-deterministische bedingte Ergänzungs-Transformationsvorschrift (NCONSTMT), welche eine oder mehrere syntaktische Aussagen einem

Quellcodeabschnitt hinzufügt und die hinzugefügten syntaktischen Aussagen unter Berücksichtigung einer Bedingung aktiviert, welche von einem nicht-deterministisch bestimmten Wert abhängt.

- 5 15. Verfahren nach Anspruch 14, bei dem nicht-deterministische bedingte Ergänzungs-Transformationsvorschrift (NCONSTMT) zumindest eine der folgenden Transformationsvorschriften (NCONCP, CP, CONCP, TRCONCP, EXCONCP) als Kindknoten umfasst:
- 10 - eine nicht-deterministische bedingte Kopier-Transformationsvorschrift (NCONCP), welche eine oder mehrere syntaktische Aussagen kopiert und die kopierten syntaktischen Aussagen unter Berücksichtigung einer Bedingung aktiviert, welche von einem nicht-deterministisch bestimmten Wert abhängt;
  - 15 - eine nicht-deterministische Kopier-Transformationsvorschrift (CP), welche eine oder mehrere syntaktische Aussagen kopiert;
  - eine nicht-deterministische bedingte Kopier-Transformationsvorschrift (CONCP), welche eine oder mehrere syntaktische Aussagen kopiert und die kopierten syntaktischen Aussagen unter Berücksichtigung einer Bedingung aktiviert, welche von dem aktuellen Zustand und der aktuellen Eingabe der integrierten Schaltung abhängt;
  - 20 - eine nicht-deterministische bedingte Kopier-Transformationsvorschrift (TRCONCP), welche eine oder mehrere syntaktische Aussagen kopiert und die kopierten syntaktischen Aussagen unter Berücksichtigung einer Bedingung aktiviert, welche von dem aktuellen Zustand und der aktuellen Eingabe und einem oder mehreren vergangenen Zuständen und einer oder mehreren vergangener Eingaben der integrierten Schaltung abhängt;
  - 25 - eine nicht-deterministische bedingte Kopier-Transformationsvorschrift (EXCONCP), welche eine oder mehrere syntaktische Aussagen kopiert und die kopierten syntaktischen Aussagen unter Berücksichtigung einer vorgegebenen Bedingung aktiviert.
  - 30

16. Verfahren nach einem der vorhergehenden Ansprüche, bei dem Hardware-Beschreibungssprache Verilog und/oder VHDL und/oder SystemC umfasst.
- 5 17. Computerprogrammprodukt mit einem auf einem maschinenlesbaren Träger gespeicherten Programmcode zur Durchführung eines Verfahrens nach einem der vorhergehenden Ansprüche, wenn der Programmcode auf einem Computer ausgeführt wird.
- 10 18. Computerprogramm mit einem Programmcode zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 16, wenn der Programmcode auf einem Computer ausgeführt wird.

CM ↘




Fig. 1

# INTERNATIONAL SEARCH REPORT

International application No PCT/EP2012/060585
---

<b>A. CLASSIFICATION OF SUBJECT MATTER</b> INV. G06F11/36 ADD.		
According to International Patent Classification (IPC) or to both national classification and IPC		
<b>B. FIELDS SEARCHED</b> Minimum documentation searched (classification system followed by classification symbols) G06F		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) EPO-Internal		
<b>C. DOCUMENTS CONSIDERED TO BE RELEVANT</b>		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	HEINZ RIENER ET AL: "Test Case Generation from Mutants Using Model Checking Techniques", SOFTWARE TESTING, VERIFICATION AND VALIDATION WORKSHOPS (ICSTW), 2011 IEEE FOURTH INTERNATIONAL CONFERENCE ON, IEEE, 21 March 2011 (2011-03-21), pages 388-397, XP031895137, DOI: 10.1109/ICSTW.2011.55	1-3,5,6, 16-18
A	ISBN: 978-1-4577-0019-4 page 388, left-hand column Seite 390, Abschnitt A * Seite 391-392, Abschnitt C * * Seite 393-394, Abschnitt D *; figures 2,3 <div style="text-align: center; margin-top: 10px;">                     -----                      -/--                 </div>	4,7-15
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <span style="margin-left: 100px;"><input type="checkbox"/> See patent family annex.</span>		
* Special categories of cited documents :		
"A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family	
Date of the actual completion of the international search	Date of mailing of the international search report	
10 August 2012	21/08/2012	
Name and mailing address of the ISA/ European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Fax: (+31-70) 340-3016	Authorized officer  Kamps, Stefan	



INTERNATIONAL SEARCH REPORT

International application No  
PCT/EP2012/060585

C(Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	MAN F. LAU ET AL: "An extended fault class hierarchy for specification-based testing", ACM TRANSACTIONS ON SOFTWARE ENGINEERING AND METHODOLOGY, vol. 14, no. 3, 1 July 2005 (2005-07-01), pages 247-276, XP55035195, ISSN: 1049-331X, DOI: 10.1145/1072997.1072998	1-3,5,6, 16-18
A	* Seite 251-252, Abschnitt 2.3 * Seite 256, letzter Absatz des Abschnitts 2.5 * figures 1, 4, 5 page 260, last paragraph Seite 269-271, Abschnitt 5.3 *	4,7-15
Y	----- Andreas Riesmayer: "Debugging Software: From Verification to Repair",  1 February 2007 (2007-02-01), XP55035103, Retrieved from the Internet: URL:http://www.ist.tu-graz.ac.at/staff/gri esmayer/thesis_ag.pdf [retrieved on 2012-08-09]	1-3,5,6, 16-18
A	Seite 31-32, Abschnitt 3.3 pages 39-46	4,7-15
Y	----- SULFLOW A ET AL: "WoLFram- A Word Level Framework for Formal Verification", RAPID SYSTEM PROTOTYPING, 2009. RSP '09. IEEE/IFIP INTERNATIONAL SYMPOSIUM ON, IEEE, PISCATAWAY, NJ, USA, 23 June 2009 (2009-06-23), pages 11-17, XP031485588, ISBN: 978-0-7695-3690-3 page 12, right-hand column, paragraph 3 Seite 14-15, Abschnitt 7.2 figures 2,4 -----	16

# INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen

PCT/EP2012/060585

**A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES**

INV. G06F11/36  
ADD.

Nach der Internationalen Patentklassifikation (IPC) oder nach der nationalen Klassifikation und der IPC

**B. RECHERCHIERTE GEBIETE**

Recherhierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole )  
G06F

Recherhierte, aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherhierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

EPO-Internal

**C. ALS WESENTLICH ANGESEHENE UNTERLAGEN**

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
Y	HEINZ RIENER ET AL: "Test Case Generation from Mutants Using Model Checking Techniques", SOFTWARE TESTING, VERIFICATION AND VALIDATION WORKSHOPS (ICSTW), 2011 IEEE FOURTH INTERNATIONAL CONFERENCE ON, IEEE, 21. März 2011 (2011-03-21), Seiten 388-397, XP031895137, DOI: 10.1109/ICSTW.2011.55 ISBN: 978-1-4577-0019-4	1-3,5,6, 16-18
A	Seite 388, linke Spalte Seite 390, Abschnitt A * Seite 391-392, Abschnitt C * * Seite 393-394, Abschnitt D *; Abbildungen 2,3  -----  -/--	4,7-15



Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen



Siehe Anhang Patentfamilie

\* Besondere Kategorien von angegebenen Veröffentlichungen :

- "A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist
- "E" frühere Anmeldung oder Patent, die bzw. das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist
- "L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)
- "O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht
- "P" Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist

- "T" Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist
- "X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden
- "Y" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist
- "&" Veröffentlichung, die Mitglied derselben Patentfamilie ist

Datum des Abschlusses der internationalen Recherche  <b>10. August 2012</b>	Absendedatum des internationalen Recherchenberichts  <b>21/08/2012</b>
Name und Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Fax: (+31-70) 340-3016	Bevollmächtigter Bediensteter  <b>Kamps, Stefan</b>

C. (Fortsetzung) ALS WESENTLICH ANGESEHENE UNTERLAGEN		
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
Y	MAN F. LAU ET AL: "An extended fault class hierarchy for specification-based testing", ACM TRANSACTIONS ON SOFTWARE ENGINEERING AND METHODOLOGY, Bd. 14, Nr. 3, 1. Juli 2005 (2005-07-01), Seiten 247-276, XP55035195, ISSN: 1049-331X, DOI: 10.1145/1072997.1072998	1-3,5,6, 16-18
A	* Seite 251-252, Abschnitt 2.3 * Seite 256, letzter Absatz des Abschnitts 2.5 * Abbildungen 1, 4, 5 Seite 260, letzter Absatz Seite 269-271, Abschnitt 5.3 *	4,7-15
Y	----- Andreas Riesmayer: "Debugging Software: From Verification to Repair",  1. Februar 2007 (2007-02-01), XP55035103, Gefunden im Internet: URL:http://www.ist.tu-graz.ac.at/staff/gri esmayer/thesis_ag.pdf [gefunden am 2012-08-09]	1-3,5,6, 16-18
A	Seite 31-32, Abschnitt 3.3 Seiten 39-46	4,7-15
Y	----- SULFLOW A ET AL: "WoLFram- A Word Level Framework for Formal Verification", RAPID SYSTEM PROTOTYPING, 2009. RSP '09. IEEE/IFIP INTERNATIONAL SYMPOSIUM ON, IEEE, PISCATAWAY, NJ, USA, 23. Juni 2009 (2009-06-23), Seiten 11-17, XP031485588, ISBN: 978-0-7695-3690-3 Seite 12, rechte Spalte, Absatz 3 Seite 14-15, Abschnitt 7.2 Abbildungen 2,4 -----	16